Tessent TestKompress

制造商：Mentor Graphics

Mentor Graphics Tessent产品套件是一个全面的硅测试和成品率分析平台，解决了当今SOC制造测试、调试和成品率提升的挑战。建立在每个测试规程的最佳解决方案的基础上

Tessent产品线的灵活性使高质量测试能够应用于整个产品生命周期，从晶圆和封装测试到老化测试、系统内测试和现场测试。通过利用扫描测试和BIST方法的结构性质，并与物理特征相关，可以实现精确的屈服分析。

完整的Tessent产品套件结合了确定性扫描测试、嵌入式模式压缩、内置自检、专门的嵌入式内存测试和修复，以及边界扫描、混合信号测试和硅学习技术。

ATPG与逻辑BIST

Tessent TestKompress自动测试模式生成（ATPG）以最低的制造测试成本提供最高质量的扫描测试。其经行业验证的ATPG发动机提供100倍或更好的测试压缩，并针对彻底硅测试所需的所有故障模型。

Tessent LogicBIST是一种无矢量的高质量逻辑测试解决方案，提供完整的核心级测试切换、整个产品生命周期内的完全测试重用、快速可靠的生产测试切换，并支持快速测试启动。

Tessent TestKompress和LogicBIST也可以一起使用，采用共享测试逻辑的混合方法。

细胞感知测试

Tessent TestKompress使全芯片、晶体管级ATPG能够直接针对库单元内部的缺陷。这种单元感知测试能力显著提高了产品质量。

分层测试

Tessent解决方案允许您为分层测试方法插入包装器，并将扫描模式从块级别重新定位到芯片级别，以实现有效的测试重用。分层测试流支持将Tessent测试IP的任何组合集成到任何核心中。

IEEE 1687 IJTAG

Tessent IJTAG是第一款提供自动化的产品，支持新兴的IEEE 1687即插即用IP集成标准。它可以帮助您将任意数量的符合IEEE 1687的IP块连接到一个集成的分层网络中，并从一个顶级接入点向这些块发送命令。

记忆测试

Tessent MemoryBIST为嵌入式内存的快速测试、诊断和修复提供了完整的解决方案。该解决方案的体系结构是分层的，允许将BIST和自修复功能添加到单个核心以及顶层。

Tessent MemoryBIST提供3D堆叠内存芯片的高速测试，支持所有流行的DRAM协议，包括支持通用JEDEC WideIO接口标准的协议。

混合信号测试

Tessent混合信号解决方案为PLL、DLL和多Gb/s Serde提供完整的参数化嵌入式测试。这些解决方案测量波形、多种类型的抖动和其他重要性能参数。