Icarus Verilog 是一个Verilog仿真综合工具。它像一个编译器一样运行，将用Verilog(IEEE-1964)写的源码编译成相应的目标主机的代码。对于批量仿真，这个编译器可以生成一种叫做vvp汇编语言的中间格式。这个中间格式用vvp命令执行。对于综合，编译器生成期待格式的网表。
© 版权声明
文章版权归作者所有，未经允许请勿转载。
THE END
喜欢就支持一下吧
No matter what label is thrown your way, only you can define your self.
不管你被贴上什么标签，只有你才能定义你自己
